最近幾年 PCIe 版本的更迭進入了快車道。去年 Intel 第 12 代酷睿平臺上首發了 PCIe 5.0，今年 AMD 銳龍 7000 平臺也加入了對其的支持，不過關于下一代 PCIe 標準的修訂早已開始。

今年 1 月份，PCI-SIG 組織宣布 PCIe 6.0 規范標準 v1.0 版本正式發布，宣告完工。延續了慣例，帶寬速度繼續增倍，x16 下可達 128GB/s ( 單向 ) ，由于 PCIe 技術允許數據全雙工雙向流動，因此雙向總吞吐量就是 256GB/s。PCIe 6.0 被認為是 PCIe 問世近 20 年以來變化最大的一次。坦率來說，PCIe 4.0/5.0 都是對 3.0 的小修小改，比如依然采用基于 NRZ（Non-Return-to-Zero）的 128b/130b 編碼。PCIe 6.0 則改用 PAM4 脈沖調幅信令，1b/1b 編碼，單個信號就有能四種編碼（00/01/10/11）狀態，比之前翻番，允許承載最高 30GHz 頻率。不過，由于 PAM4 信號比 NRZ 脆弱，所以配套上馬了 FEC 前向糾錯機制，糾正鏈路中的信號錯誤，保障數據完整性。除了 PAM4 和 FEC，PCIe 6.0 的最后一項主要技術就是在邏輯層使用 FLIT（流量控制單元）編碼。其實，PAM4、FLIT 都不算新技術，在 200G+ 的超高速以太網早已應用，其中 PAM4 沒能大規模推廣的原因在于物理層成本太高。另外，PCIe 6.0 依然保持了向下兼容。

至于更新的 PCIe 7.0，標準組織 PCI SIG 今天正式宣布開發 PCIe 7.0，并前瞻了核心參數。SSD 主控芯片大廠慧榮表示，PCIe 7.0 標準正本將會在 2025 年完工，全面普及可能要到 2028 年左右，而有意思的是，PCIe 6.0 規范也不過時 hi 今年初才剛剛對外公布。

和這幾代的變化類似，PCIe 7.0 在 PCIe 6.0 的基礎上再次實現帶寬翻翻，達到 128GT/s，x16 通道雙向可以達到 512GB/s。

即便是 SSD 常走的 x2/x4 通道，理論峰值速度也分別提高到 64GB/s 和 128GB/s，想象空間無限大。

細節方面，PCIe 7.0 和 6.0 一樣，采用全新的 PAM4 調制，1b/1b 編碼。值得一提的是，PCIe 7.0 依然保持了向下兼容。

PCI SIG 組織稱，接下來的草案中會著重優化信道參數，并提高能效水平。

編輯：熊樂

· END·